TSMC заявляет о 4,2-кратном росте энергоэффективности за десятилетие — от N7 до A14
На европейском форуме OIP компания TSMC представила слайд, демонстрирующий преимущества своей будущей технологической нормы A14 (класс 1,4 нм с подачей питания с лицевой стороны), которая, как ожидается, появится в 2028 году. Согласно данным, A14 обеспечит на 16 % большую производительность при том же энергопотреблении и сложности по сравнению с N2 (класс 2 нм, также с подачей питания с лицевой стороны), а также на 27 % снизит энергопотребление при неизменных тактовой частоте и сложности.
Для полного раскрытия потенциала новых технологических процессов разработчикам чипов, вероятно, потребуются более интеллектуальные инструменты автоматизированного проектирования (EDA).
Слайд был показан в рамках усилий TSMC подчеркнуть масштабируемость своих технологических процессов и утверждать, что закон Мура по-прежнему актуален, несмотря на замедление темпов и серьёзные технические вызовы. При этом в презентации перечислены только основные массовые технологические узлы: отсутствуют упоминания N3B (использовавшегося в основном Apple и Intel), а также промежуточных версий, таких как N3P и N2P. Хотя включение специализированных узлов вроде N3X, N2X и A16 оправдано их целевым применением, пропуск промежуточных обновлений несколько искажает общую картину поступательного прогресса.
Согласно слайду, переход от N7 (технология 2018 года) к A14 (2028 год) обеспечит 1,83-кратный рост производительности при том же энергопотреблении и 4,2-кратное улучшение энергоэффективности. Однако между этими узлами проходит целое десятилетие. TSMC также отмечает, что каждое новое поколение основного технологического процесса даёт примерно 30 % снижения энергопотребления по сравнению с предыдущим узлом. При этом прирост производительности ограничивается 15–18 %, что указывает на то, что при разработке этих технологий основное внимание уделялось именно снижению энергопотребления.
Существуют и другие способы повышения энергоэффективности, помимо улу
чшений на уровне технологического процесса. Например, разработчики могут использовать инструменты автоматизированного проектирования с элементами ИИ — такие как Cadence Cerebrus AI Studio и Synopsys DSO.ai. Эти решения применяют методы обучения с подкреплением для расширенной оптимизации параметров проектирования и размещения компонентов (place-and-route), автоматически настраивая параметры и планировку кристалла для улучшения показателей производительности, энергопотребления и площади (PPA).
Согласно данным TSMC, такой подход позволяет добиться 5 % экономии энергии за счёт оптимизированного потока размещения и трассировки, дополнительных 2 % — за счёт улучшенной металлизационной схемы, и в сумме — 7 % снижения энергопотребления. Этот результат сопоставим с тем, который достигается за счёт перехода между промежуточными технологическими узлами. Тем не менее, такие заявления следует воспринимать с осторожностью, поскольку не все проекты поддаются подобной степени оптимизации. В то же время очевидно, что EDA-инструменты, и особенно интеллектуальные решения для размещения и трассировки, играют всё более значимую роль в достижении высокой производительности при низком энергопотреблении в условиях современных технологических норм.
Поделиться
